日前半導體技術(shù)研究和調(diào)研機構(gòu)Semiconductor Engineering（簡稱SE）討論了芯片設(shè)計前沿正在發(fā)生的變化，以及支撐這些變化所需的條件。Synopsys Silicon Realization集團高級副總裁Bari Biswas、Cadence公司研發(fā)副總裁Michael Jackson、Microsoft Azure產(chǎn)品負責人Prashant Varshney、Rob Aitken（本小組的Arm研究員，現(xiàn)在是Synopsys的杰出架構(gòu)師）和英特爾的高級首席工程師Mohamed Elmalaki參與了討論。

圖源：Intel

SE：有關(guān)PPA的架構(gòu)現(xiàn)在是個熱點。封裝非常重要，材料也很重要。我們看到芯片設(shè)計發(fā)生了根本性變化。為實現(xiàn)這一目標，對EDA工具有哪些要求，與今天有何不同？

Biswas：芯片的未來是異構(gòu)集成的。除了產(chǎn)品團隊和設(shè)計公司完成的定制之外，許多設(shè)計正在前進到幾納米，這一進程的成本很高。IC設(shè)計本身正在變得多維——多芯片、多工藝技術(shù)節(jié)點，然后組裝到一起。除了傳統(tǒng)的IC設(shè)計人員之外，我們還看到更多來自系統(tǒng)背景的人在做這些類型的異構(gòu)芯片。對于EDA公司來說，這既是挑戰(zhàn)也是機遇。

挑戰(zhàn)在于，需要從頭開始考慮解決方案，確保系統(tǒng)設(shè)計人員的所有需求都要得到滿足。從2D到3D，設(shè)計環(huán)境應(yīng)該是無縫銜接的，它應(yīng)該與2.5D和3D堆棧共享我們在2D空間中開發(fā)的一些基礎(chǔ)設(shè)施和數(shù)據(jù)模型；允許在系統(tǒng)級別進行架構(gòu)探索，并解決可擴展性問題。現(xiàn)在，我們可能正在談?wù)摰氖?-10個芯片，之后需要構(gòu)建一個系統(tǒng)，允許擴展到數(shù)百個芯片，然后處理系統(tǒng)之間的連接。我們注意到最近出現(xiàn)了一些用于這些連接的協(xié)議或標準。這些是關(guān)鍵的挑戰(zhàn)和要求。

Jackson：今天，2.5D和3D-IC的設(shè)計正在進行中，未來，我們將設(shè)計更復雜的產(chǎn)品。對于 EDA 解決方案，還需要實現(xiàn)一系列功能，這些功能將一直延伸到 2.5D 和 3D-IC 系統(tǒng)的物理實現(xiàn)。需要不同類型的分析，以及與包裝和協(xié)同設(shè)計的連接；還需要為這些系統(tǒng)進行設(shè)計規(guī)劃，之所以稱之為系統(tǒng)是因為要將不同的芯片或小芯片組合在一起，然后能夠進行多設(shè)計規(guī)劃，處理諸如模具放置和凸塊規(guī)劃之類的事情。此外，還需要一個數(shù)據(jù)庫。其中許多系統(tǒng)將是異構(gòu)的，不僅在結(jié)構(gòu)類型方面，它們可能具有RF傳感器和數(shù)字，而且在所代表的過程技術(shù)方面也是如此。這些系統(tǒng)容量會很大，復雜性也在提升。

需要對功率、熱度、3D靜態(tài)時序、ECO進行高容量分析，然后進行到整個功能驗證。其中大部分是現(xiàn)有功能的演變，增加了維度并能夠處理復雜性。如今，這些設(shè)計主要由IDM完成，而且業(yè)界有一些舉措正在促進小芯片的發(fā)展，這將需要一定程度的標準化。它類似于單芯片的標準化工作，但擴展到了多芯片配置。這將為一些公司打開大門，幫助它們?yōu)榭蛻籼峁┬⌒酒赃M行整合。但除此之外，還牽扯到定制化芯片問題。

圖源：SE

Lee：新工藝節(jié)點仍面臨挑戰(zhàn)，比如一個AI芯片的面積幾乎等同于整個裸片的面積。現(xiàn)在，當考慮裸片集成多個芯片時，問題就會愈演愈烈，目前這種方法還處于早期階段。我們有客戶在做2.5D和3D，但這僅僅只是轉(zhuǎn)變的起點。工具和方法是新的。它需要EDA公司和終端客戶之間的密切合作。系統(tǒng)和芯片之間的界限逐漸變得模糊。以前，通過PCB上的多個芯片和多個封裝獲得異構(gòu)能力?，F(xiàn)在，我們能夠?qū)⑦@些全部集成到一個封裝中。所以，以前你有系統(tǒng)設(shè)計師幫助研究電磁學、系統(tǒng)或熱完整性。而現(xiàn)在，所有這些分析都需要在多個芯片的背景下進行。挑戰(zhàn)在于，傳統(tǒng)的芯片設(shè)計人員習慣于EDA工作流程，但現(xiàn)在我們需要引入熱分析團隊和磁學分析團隊。需要將新的方法、工具和物理特性引入到這個 3D-IC 工作流程中。這既是挑戰(zhàn)，也是機遇。當我們?nèi)旰蠡仡欉^去時，就能夠說，“現(xiàn)在我們對應(yīng)該如何做到這一點有了更好的理解。”

SE：那么“云”在其中又可以發(fā)揮什么作用？

Varshney：如果倒退幾年到2018年，臺積電當時宣布了一個云聯(lián)盟，并表示正在將5nm仿真轉(zhuǎn)移到云端。這對行業(yè)來說證明了云可以提供安全性和性能，并激發(fā)了人們對云的發(fā)展動力和極大的興趣。在2020年和2021年，人們正在嘗試。他們說，這聽起來很有趣，看起來很有希望。

他們現(xiàn)在已經(jīng)完成了這項工作，從2021年年中到現(xiàn)在，他們開始研究如何遷移到云。變化悄然發(fā)生。目前，許多客戶正在考慮三到五年的計劃，以了解如何將所有內(nèi)容遷移到云中。如果你正在研究5nm仿真或SoC，那么與16/14nm芯片相比，需要5到10倍的硬件資源才能做到這一點。有巨大的資源需求，并且應(yīng)用到這些新節(jié)點，每個人都在努力想搞明白如何增加數(shù)據(jù)中心的容量，但這是不可能的。你必須創(chuàng)建新的數(shù)據(jù)中心，且無法再擴增容量。行業(yè)正處于這一抉擇的風口浪尖。目前，EDA行業(yè)的云只有個位數(shù)，但正在迅速被采用。還有一些本地數(shù)據(jù)，這些數(shù)據(jù)必須在本地，但大量工作都將轉(zhuǎn)移到云中。

SE：今天的工具箱中還欠缺什么？

Elmalaki：我們沒有看到工具箱里到底缺少什么的問題。但一些建模一直困擾我們，當然可以進行改進。我們的設(shè)計中，臺積電或三星和英特爾的芯片都采用相同的封裝。不同的公司有不同的小芯片組裝封裝解決方案，以及小芯片之間的接口，這帶來了一些挑戰(zhàn)。我們需要在壓縮和數(shù)據(jù)傳輸方式方面進行創(chuàng)新。像時鐘芯片和DFx這樣的東西非常有幫助。CXL標準未來可期，已經(jīng)投入大量使用應(yīng)用。EDA部分并不是最具挑戰(zhàn)性的，跨異構(gòu)芯片運行的軟件是整個行業(yè)最具挑戰(zhàn)性的領(lǐng)域之一。在過去的兩三年里，我們在如何將小芯片組裝成封裝方面已經(jīng)走過了漫長的道路，在軟件方面沒有看到同樣的改進。

SE：那么這些異構(gòu)封裝在未來會是什么樣子呢？它們是標準IP的集合，半標準的“硬IP”，還是一切都是定制的？

Elmalaki：我們有很多用于 AI 工作負載的小型定制加速器。我們正在為其構(gòu)建定制芯片，但隨著代碼的逐漸穩(wěn)定，人們越來越不依賴固定功能，我們可能會看到向通用CPU和GPU的轉(zhuǎn)變。你將擁有專用的和通用芯片，問題是你需要的側(cè)重點是什么。（校對/Aaron）