在芯片設計與制造日益復雜的今天，測試技術正面臨前所未有的挑戰(zhàn)。如何在保證測試精度的同時提升效率，成為整個半導體產業(yè)鏈關注的焦點。作為技術先鋒，愛德萬測試將于8月28日亮相西門子EDA Forum 2025，展示前沿的測試技術與創(chuàng)新解決方案，助力業(yè)界共同迎接下一代智能芯片的挑戰(zhàn)。

與愛德萬測試面對面

時間：2025年8月28日（周四）

地點：上海魯能JW萬豪侯爵酒店（浦東新區(qū)浦明路988號）

立即報名：Siemens EDA Forum 2025

技術專家解析

聚焦測試領域前沿，愛德萬測試將帶來主題演講

制造與測試分會場

Advantest與Tessent在尖端測試技術領域的合作

晏澤昕

愛德萬測試數字業(yè)務開發(fā)經理

展臺亮點搶先看

同步亮相兩大核心主題，現(xiàn)場了解測試方案

V93000 EXA Scale高速Scan方案

隨著高性能芯片采用更復雜的設計與先進封裝，測試環(huán)節(jié)面臨前所未有的技術挑戰(zhàn)：測試數據量激增、多核并行測試難度加大……這些問題不僅影響芯片良率，還可能推高量產成本、延遲產品上市。

Advantest V93000 EXA Scale平臺與Siemens Tessent SSN架構聯(lián)合賦能的高速Scan測試解決方案, 全面提升芯片量產階段的Scan測試效率與精度。

EXA Scale 高速Scan方案技術亮點

1.PS5000板卡5Gbps高速能力

支持高速窄總線(1.6Gbps至3.2Gbps)，顯著縮短測試時間。

2.多核并行測試支持

支持On-Tester Compare與On-Chip Compare兩大測試模式，幫助客戶高效完成多核并行、高速Scan驗證。

3.精準Fail定位與分析

平臺可自動采集Fail Cycle并完成核心映射與結構化輸出。靈活配置，實現(xiàn)逐核診斷（PerCoreDiagnostic）助力快速診斷與Debug。

4.兼容傳統(tǒng)DFT流程，構建EDA與ATE閉環(huán)協(xié)同

實現(xiàn)設計與測試的高效閉環(huán)。確保了SSN測試在高速、高并發(fā)的同時，仍能保持與傳統(tǒng)DFT流程的兼容性，極大簡化了設計與測試之間的協(xié)同工作。

SiConic解決方案

  SiConic介紹  

Advantest SiConic：可擴展的生態(tài)系統(tǒng)，在統(tǒng)一、自動化和多功能的環(huán)境中為Design Verification和Silicon Validation團隊提供支持，重新定義Silicon Validation：適用于當下 SoC 的無縫、可擴展和高效的解決方案。從設備bring-up到跨不同 SoC/IP 配置、流程和測試條件的全面數據收集和分析：SiConic 確保無縫且可靠的 Sign-Off 路徑。

  SiConic功能

Validation方案：

EDA到芯片實測的橋梁

Test Engineering方案：

通過HSIO提前驗證DFT內容

全面的硅后驗證環(huán)境，可實現(xiàn)完美設置、高效數據收集和交互式分析；并且支持高帶寬數據傳輸、控制接口和 GPIO 的多功能Bench設備。

SiConic-Explorer：

一站式芯片bring-up和validation工具

SiConic-Link：

用于自動硅后驗證的多功能、可靠的Bench設備

  SiConic四大亮點  

1.即插即用，調試秒啟動

無需冗長的數據轉換，DV與SV工程師可協(xié)同操作，調試時間從一天縮短至一小時。

2.SoC/IP實時配置與監(jiān)控

支持芯片上動態(tài)配置與行為監(jiān)控，快速驗證流片后的系統(tǒng)功能。

3.數據可視化，決策更清晰

實時生成圖表與可操作數據，直觀呈現(xiàn)系統(tǒng)狀態(tài)，引導團隊優(yōu)化性能。

4.自動化測試集，全面覆蓋

支持多種配置與工藝場景的數據采集與分析，提升簽核可靠性，降低認知門檻。