芯觀點(diǎn)──聚焦國(guó)內(nèi)外產(chǎn)業(yè)大事件，匯聚中外名人專家觀點(diǎn)，剖析行業(yè)發(fā)展動(dòng)態(tài)，帶你讀懂未來(lái)趨勢(shì)！

芯片之外，Chiplet（“小芯片”）正逐漸進(jìn)入行業(yè)視野。

小芯片并不是傳統(tǒng)意義上的“芯片”。事實(shí)上，“小芯片”可以說(shuō)是一種高級(jí)封裝技術(shù)，是一種繞過(guò)摩爾定律的思維：我們不一定非要把芯片縮得越來(lái)越小，而是把芯片的集成電路板甚至是主機(jī)變得越來(lái)越小。它的出現(xiàn)有何意義，又將給行業(yè)帶來(lái)哪些改變？

顛覆時(shí)代？

眾所周知，集成電路行業(yè)有著這樣一條金科玉律——摩爾定律，即集成電路上可容納的晶體管數(shù)目，每隔18-24個(gè)月便會(huì)增加一倍，性能也將提升一倍。按照摩爾定律，幾十年來(lái)，我們都在追求在更小的芯片上塞滿更多的晶體管，幾乎兩年翻一番。但物理學(xué)總是難以違逆的，摩爾定律目前已經(jīng)持續(xù)逼近極限。在此背景下，集成電路廠商正在嘗試不依賴制程工藝進(jìn)步，轉(zhuǎn)而在材料、封裝上下功夫，Chiplet即是典型技術(shù)之一。而“小芯片”的概念很有可能以逆轉(zhuǎn)思維顛覆時(shí)代。

圖：根據(jù)AMD公布的內(nèi)部估計(jì)，摩爾定律正在下滑

事實(shí)上，小芯片也并不是什么新鮮的事物。根據(jù)谷歌搜索趨勢(shì)，小芯片作為搜索術(shù)語(yǔ)可追溯到2004年，但這個(gè)熱情很快就消退，直到2019年才開(kāi)始真正上漲。

圖源：“chiplet”的谷歌搜索趨勢(shì)

Chiplet是把不同功能的芯片封裝在一塊PCB上面，通過(guò)這樣的做法來(lái)提高系統(tǒng)的集成度。它的目標(biāo)是通過(guò)在 IC 封裝中集成預(yù)先開(kāi)發(fā)的芯片來(lái)減少產(chǎn)品開(kāi)發(fā)時(shí)間和成本。以前芯片由多個(gè)IP核心集成后統(tǒng)一封裝成單片芯片，而小芯片方法可將來(lái)自不同公司設(shè)計(jì)和封裝的小芯片組合在一起，從而構(gòu)建更為高效和經(jīng)濟(jì)的芯片系統(tǒng)。

具體來(lái)看，使用chiplet至少具備兩大優(yōu)點(diǎn)：一是提升了良率，如果使用大芯片，在芯片的晶圓面積上只要出現(xiàn)瑕疵，那么整個(gè)芯片就有了瑕疵，無(wú)法作為良品使用；但是如果把同樣面積的芯片拆分為多個(gè)chiplet，那么出現(xiàn)瑕疵的話就僅僅是單個(gè)有瑕疵的chiplet無(wú)法使用，其他chiplet則不受影響，這樣就提升了良率，而這對(duì)于良率存在挑戰(zhàn)的先進(jìn)半導(dǎo)體工藝至關(guān)重要。二是，Chiplet另外的潛力在于可以實(shí)現(xiàn)更靈活的異構(gòu)集成，在同一封裝系統(tǒng)中不同的chiplet可以使用不同的半導(dǎo)體工藝實(shí)現(xiàn)，從而進(jìn)一步降低成本（例如某些對(duì)于邏輯性能需求不高的模組可以使用成熟工藝）并提升性能。

無(wú)疑，在“后摩爾定律”時(shí)代，小芯片可作為一種解方，可能帶給從上游IC設(shè)計(jì)、EDA 工具、制造工藝、先進(jìn)封測(cè)等各個(gè)產(chǎn)業(yè)鏈環(huán)節(jié)顛覆式的改變，是IC業(yè)繼續(xù)發(fā)展最有效的手段。

巨頭入局

也正是基于上述優(yōu)點(diǎn)，小芯片持續(xù)受到市場(chǎng)的關(guān)注，成為AMD、英特爾、臺(tái)積電、Marvell、Cadence等芯片巨頭為摩爾定律續(xù)命的共同選擇之一。而2D、2.5D、3D 封裝等技術(shù)則是達(dá)成 Chiplet 的解決方案。

2018年底，Intel首次公開(kāi)名為“Foveros”的全新3D芯片封裝技術(shù)。通過(guò)Foveros，英特爾將能夠整合各種芯片疊加在一起，包括CPU，內(nèi)存和其他芯片，而無(wú)需擔(dān)心各自的底層制造技術(shù)。

利用這項(xiàng)技術(shù)，英特爾推出了代號(hào)為“Lakefield”的 3D CPU 平臺(tái)，將一個(gè) 10 納米處理器內(nèi)核與四個(gè) 22 納米處理器內(nèi)核結(jié)合在一個(gè)封裝中。在研發(fā)方面，英特爾正在開(kāi)發(fā)其他基于小芯片的產(chǎn)品，包括 GPU。

AMD 也基于這個(gè)概念推出了多芯片處理器。AMD第二代EPYC服務(wù)器處理器Ryzen采用小芯片設(shè)計(jì)，將先進(jìn)的臺(tái)積電7nm工藝制造的CPU模塊與更成熟的格芯12/14nm工藝制造的I/O模塊組合，7nm可滿足高算力的需求，12/14nm則降低了制造成本。同時(shí)，采用更成熟制程的I/O模塊還有助于整體良率的提升。2020年的最后一天，AMD向美國(guó)專利商標(biāo)局提交了一項(xiàng)新專利，勾勒了未來(lái)的GPU小芯片設(shè)計(jì)。

今年5月三星宣布其2.5D封裝技術(shù)Interposer-Cube4（I-Cube4）完成開(kāi)發(fā)。三星的I-Cube4同樣是一種異構(gòu)集成技術(shù)，可以將一個(gè)或多個(gè)邏輯芯片或HBM通過(guò)中介層集成在一個(gè)芯片里，有望應(yīng)用于HPC、AI、5G和數(shù)據(jù)中心等領(lǐng)域。

其它代工廠以及 OSATs（進(jìn)行IC封裝和測(cè)試的公司）也正開(kāi)發(fā)小芯片策略。例如，臺(tái)積電正在開(kāi)發(fā)一種稱為集成芯片系統(tǒng) (SoIC) 的技術(shù)。SoIC 為在封裝中集成具有不同工藝節(jié)點(diǎn)的較小芯片鋪平了道路。SoIC 采用先進(jìn)的芯片堆疊技術(shù)，使客戶能夠開(kāi)發(fā)類似 3D 的架構(gòu)。堆疊技術(shù)是使用芯片鍵合完成的，它可以將兩個(gè)芯片鍵合在一起或?qū)⒁粋€(gè)芯片鍵合到一個(gè)芯片上。該方案可以實(shí)現(xiàn)將幾種不同類型的芯片（例如處理器、內(nèi)存或傳感器）堆疊和鏈接到一個(gè)封裝實(shí)體之中，因此得到的芯片尺寸更小，性能更強(qiáng)，能耗也更低。目前臺(tái)積電的SoIC已能做到12層堆棧(每一層是50微米，等同于頭發(fā)的50%，頭發(fā)是100微米)。

此外，格芯、聯(lián)電和其他公司也在開(kāi)發(fā)類似的晶圓鍵合技術(shù)，有望實(shí)現(xiàn)新型芯片。

值得關(guān)注的是，半導(dǎo)體領(lǐng)軍人物蔣尚義同樣傾心于Chiplet先進(jìn)封裝。去年12月，蔣尚義回歸中芯國(guó)際，主要負(fù)責(zé)公司先進(jìn)封裝尤其是Chiplet封裝技術(shù)。在接受采訪中，蔣尚義透露，自己執(zhí)著于追求先進(jìn)封裝、小芯片等系統(tǒng)整合的技術(shù)，本次回到中芯國(guó)際的目的是協(xié)助中芯國(guó)際成為世界一流公司，以及在中芯國(guó)際實(shí)現(xiàn)其自身的技術(shù)追求。

大陸封測(cè)龍頭長(zhǎng)電科技面向Chiplet異構(gòu)集成應(yīng)用則推出了XDFOI全系列的解決方案，包括2D chiplet、2.5D chiplet、3D chiplet等，可靈活實(shí)現(xiàn)異構(gòu)集成。

仍存挑戰(zhàn)

雖然有不少公司已經(jīng)使用小芯片開(kāi)發(fā)了多芯片設(shè)計(jì)，但其實(shí)開(kāi)發(fā)這些產(chǎn)品仍存挑戰(zhàn)。

首先，市場(chǎng)上沒(méi)有單一的標(biāo)準(zhǔn)芯片到芯片互連或接口解決方案。如今，現(xiàn)在主要有兩種小芯片die-to-die接口技術(shù)方案，即 AIB 和 XSR。其中，AIB是英特爾推出的一種在小芯片之間傳輸數(shù)據(jù)的接口方案和互連標(biāo)準(zhǔn)。多年來(lái)，英特爾一直在生產(chǎn)帶有AIB接口的產(chǎn)品，在其Stratix 10 FPGA上就使用了AIB接口來(lái)集成多種不同的小芯片。由OIF設(shè)計(jì)的通用電氣 I/O (CEI) 112G XSR（超短距）接口可用于小芯片和光學(xué)引擎。

但AIB和XSR并不適合所有應(yīng)用程序。為此，開(kāi)放域特定架構(gòu)組織（ODSA）正在定義另外兩個(gè)接口—線束 (BoW) 和 OpenHBI。從目前的發(fā)展來(lái)看，每種技術(shù)都有自己的優(yōu)點(diǎn)，但行業(yè)還未能圍繞一種標(biāo)準(zhǔn)統(tǒng)一起來(lái)。

其次，組裝問(wèn)題、設(shè)計(jì)工具支持、測(cè)試和良率，也是小芯片要面臨的挑戰(zhàn)。就以良率為例，封裝需要裸片具有適當(dāng)?shù)牧悸?，也被稱為良品白片。封裝中有一個(gè)壞晶粒就可能導(dǎo)致產(chǎn)品或系統(tǒng)故障。再進(jìn)一步探討，如果封裝失敗，那么最大的問(wèn)題便是誰(shuí)來(lái)負(fù)責(zé)，是芯片供應(yīng)商、IP 供應(yīng)商還是封裝廠？這都是擺在現(xiàn)實(shí)的問(wèn)題。

再者，由于缺乏生態(tài)系統(tǒng)支持等問(wèn)題，小芯片的采用在業(yè)界受到了限制。畢竟并非所有公司都有內(nèi)部組件，有一些是能夠獲得的，還有一些則還未準(zhǔn)備好。當(dāng)前企業(yè)面臨的挑戰(zhàn)是找到必要的零件并將其集成，而這將花費(fèi)不少時(shí)間和資源。

還有一個(gè)關(guān)鍵是散熱問(wèn)題，當(dāng)芯片堆棧越來(lái)越多，中間芯片的散熱要如何克服，也成為材料與制程再創(chuàng)新的重點(diǎn)研發(fā)方向，攻克之路還有很多難題需要面對(duì)。

當(dāng)然這些挑戰(zhàn)行業(yè)也正抓緊克服，隨著時(shí)間的推移，小芯片將不斷發(fā)展。市場(chǎng)研究認(rèn)為，“小芯片”正被更高級(jí)和高度集成的半導(dǎo)體設(shè)備采用。例如，微處理器（MPU），片上系統(tǒng)（SOC）設(shè)備，圖形處理單元（GPU）和可編程邏輯設(shè)備（PLD），尤其MPU是最受歡迎的。

知名市場(chǎng)研究機(jī)構(gòu)Omdia預(yù)測(cè)，小芯片將在2024年全球市場(chǎng)規(guī)模擴(kuò)大到58億美元，較2018年的6.45億美元增長(zhǎng)9倍。而長(zhǎng)遠(yuǎn)來(lái)看，2035年小芯片市場(chǎng)規(guī)模有望增至570億美元。

圖：2018-2024年全球小芯片市場(chǎng)收入（來(lái)源：Omdia）

Omdia認(rèn)為，“小芯片”將在未來(lái)4年內(nèi)成為集成了圖形、安全引擎、人工智能（AI）加速、低功耗物聯(lián)網(wǎng)（IoT）的應(yīng)用處理器，這將是其58億美元市場(chǎng)的最重要因素。

知名業(yè)內(nèi)專家莫大康認(rèn)為，Chiplet的出現(xiàn)，也能夠?yàn)榘雽?dǎo)體產(chǎn)業(yè)帶來(lái)新的機(jī)會(huì)。他提到，“Chiplet的迭代周期遠(yuǎn)低于ASIC，可提升晶圓廠和封裝廠的產(chǎn)線利用率。與此同時(shí)，Chiplet技術(shù)也有助于建立可互操作的組件、互連、協(xié)議和軟件生態(tài)系統(tǒng)?！?/p>

但是，業(yè)內(nèi)也有聲音認(rèn)為小芯片將不會(huì)占據(jù)主導(dǎo)地位。它也不會(huì)替代傳統(tǒng)的SoC，畢竟沒(méi)有一項(xiàng)技術(shù)能滿足所有需求，所以多架構(gòu)依然有發(fā)展空間。

英特爾工藝產(chǎn)品集成總監(jiān)Ramune Nagisetty提到：“設(shè)備的類型和數(shù)量正在不斷增加。我認(rèn)為并非所有產(chǎn)品都會(huì)采用基于小芯片的方法。在某些情況下，單片模具將是成本最低的選擇。但是對(duì)于高性能產(chǎn)品，可以肯定地說(shuō)，小芯片方法將成為一種規(guī)范，雖然這種技術(shù)還未成熟。”

結(jié)語(yǔ)：從目前的發(fā)展來(lái)看，單靠小芯片來(lái)延續(xù)摩爾定律幾乎不現(xiàn)實(shí)，但值得肯定的是，得益于其集成、靈活、經(jīng)濟(jì)等優(yōu)勢(shì)，小芯片的市場(chǎng)前景依舊可期。在“后摩爾時(shí)代”，小芯片能掀起多大的浪花？這是小芯片面臨的挑戰(zhàn)，也是“后摩爾時(shí)代”不確定性的魅力所在，而此刻還僅是開(kāi)端。（校對(duì)/holly）