3月15-16日，第十九屆中國半導體封裝測試技術與市場年會（CSPT 2021）正式召開。本次會議以“創(chuàng)新引領、協(xié)作共贏、共建芯片成品制造產業(yè)鏈”為主題，對芯片成品制造的創(chuàng)新與趨勢、封裝測試與設備、關鍵材料等行業(yè)熱點問題進行研討。長電科技副總裁陳靈芝發(fā)表了題為《芯片成品制造先進技術及其對產業(yè)鏈影響》的演講。

陳靈芝指出，從物聯(lián)網(wǎng)到萬物互聯(lián)，智能移動終端、數(shù)據(jù)中心、云服務、無人駕駛、健康管理可穿戴設備、國防航空航天應用等多個應用領域齊頭并進，共同驅動著半導體技術的發(fā)展。如果從封裝角度來看，這些高性能應用也推動著封裝技術不斷從單芯片封裝，向多芯片封裝、SiP集成、HD Fan-out、2.5D、3D封裝演進。

“不是所有的芯片都需要用先進的7nm、5nm制程，為了充分利用不同節(jié)點的制造工藝，我們將SoC根據(jù)不同的功能切分成一個個小的芯片或者晶粒，其中一些只需要用成熟的工藝節(jié)點來制造，可以避免使用昂貴的先進制程而很好地實現(xiàn)降本?！彼龔娬{，“另一方面，把大的芯片切分為小芯片，可以顯著地提升良率。因此通過異構集成封裝技術，既可以享受成本的最優(yōu)化，又能做到多功能、高性能的集成。”

應對Chiplet異構集成的需求，長電科技在去年推出了XDFOI?全系列極高密度扇出型封裝解決方案，能夠有效提高芯片內I/O密度和算力密度的異構集成。該封裝解決方案是新型無硅通孔晶圓級極高密度封裝技術，相較于2.5D硅通孔(TSV)封裝技術，具備更高性能、更高可靠性以及更低成本等特性。該解決方案在線寬或線距可達到2um的同時，可實現(xiàn)多層布線層，另外，采用了極窄節(jié)距凸塊互聯(lián)技術，封裝尺寸大，可集成多顆芯片、高帶寬內存和無源器件。XDFOI?全系列解決方案通過將不同的功能器件整合在系統(tǒng)封裝內，大大降低系統(tǒng)成本，縮小封裝尺寸，具有廣泛的應用場景，主要集中于對集成度和算力有較高要求的FPGA、CPU、GPU、AI和5G網(wǎng)絡芯片等應用產品提供Chiplet和異質封裝（HiP）的系統(tǒng)封裝解決方案。

隨著先進芯片成品制造技術的不斷發(fā)展，硅-光子封裝內集成成為未來的封裝演進方向之一。陳靈芝表示，硅光子封裝內集成可以改善延遲、提高帶寬，同時可以顯著降低對功率的需求，使Tbps數(shù)量級的數(shù)據(jù)傳輸成為可能，目前硅光子封裝類的集成技術已經有應用，比如英特爾推出的高速收發(fā)器，光纖收發(fā)模組等產品上都已經使用了相關技術。

各種技術的發(fā)展歸根結底是互連密度的不斷提升，催生了更高密度的HDB直接鍵合互連技術。陳靈芝強調，先進芯片成品制造技術推動產業(yè)鏈的整體發(fā)展，例如高頻高速傳輸性能催生新的半導體封裝材料LCP；硅光集成封裝呼喚新的器件及技術的發(fā)展，包括離子激光器，離子通信、等離子通信，低損耗的光子連接器，量子點激光等等；長電的高密度細節(jié)距XDFOI?技術、Bump等也對PR光刻膠、MUF填料等封裝材料提出了更高的需求，這就要求材料供應商、設備供應商等整個產業(yè)鏈也要不斷跟進開發(fā)，才能促成整個先進封裝技術的順利演進。（校對/Mike）