電路制造技術(shù)持續(xù)演進，堆疊納米片環(huán)柵場效應(yīng)晶體管（Stacked Nanosheets GAA FET）在3納米以下節(jié)點將替代傳統(tǒng)鰭型晶體管（FinFET），從而進一步推動半導(dǎo)體產(chǎn)業(yè)發(fā)展。但面對大規(guī)模制造的需求，GAA晶體管技術(shù)還需突破N型與P型器件工作電流（Ion）嚴(yán)重失配和閾值電壓（Vth）調(diào)控困難等關(guān)鍵挑戰(zhàn)，對納米片溝道材料以及高κ金屬柵材料提出了更多技術(shù)創(chuàng)新要求。因此，針對GAA晶體管進行器件結(jié)構(gòu)創(chuàng)新已成為未來邏輯器件工藝研究的重要方向。
近日，微電子所先導(dǎo)中心殷華湘研究員團隊基于主流GAA晶體管的制造工藝，在體硅襯底上通過調(diào)整SiGe/Si疊層外延中底部SiGe層的Ge含量，并在后柵溝道中采用納米級高選擇比SiGe層刻蝕技術(shù)，首次設(shè)計并制備出溝道結(jié)構(gòu)類似魚骨狀的GAA器件（FishboneFET）。由于在傳統(tǒng)堆疊Si納米片間引入額外的應(yīng)變SiGe nano-fin結(jié)構(gòu)，在相同的平面投影面積下大幅增加了GAA器件中的溝道導(dǎo)電面積并提升了P型器件的驅(qū)動性能。相比同類型的樹型（Tree-like）GAA器件（TreeFET），所設(shè)計的FishboneFET進一步改善了N型與P型器件的電學(xué)性能失配問題，并利用單一功函數(shù)金屬柵材料實現(xiàn)了面向CMOS器件的閾值調(diào)控，解決了FishboneFET晶體管在CMOS集成中的關(guān)鍵挑戰(zhàn)?；谏鲜鰟?chuàng)新技術(shù)，研究團隊在國際上首次研制成功兼容主流GAA器件工藝的CMOS FishboneFET和TreeFET器件，獲得高的N/PFET器件電流開關(guān)比，在單一功函數(shù)金屬柵下獲得更為平衡的N型與P型GAA器件驅(qū)動性能匹配，并發(fā)現(xiàn)N型TreeFET和FishboneFET在抑制短溝道器件的漏致勢壘降低（DIBL）效應(yīng)上更具優(yōu)勢，且TreeFET較FishboneFET具有更低的DIBL效應(yīng)。研究團隊提出了應(yīng)變SiGe nano-fin中的價帶補償理論，成功解釋了新結(jié)構(gòu)中的特殊電學(xué)效應(yīng)，為新型GAA晶體管導(dǎo)入高性能CMOS集成電路應(yīng)用建立了關(guān)鍵技術(shù)路徑。
該成果近日以“Investigation of Fabricated CMOS FishboneFETs and TreeFETs With Strained SiGe Nano-Fins on Bulk-Si Substrate”為題發(fā)表在國際微電子器件領(lǐng)域的高水平期刊《電氣和電子工程師協(xié)會電子器件快報》上（IEEE Electron Device Letters, Vol. 44, No. 9, 1396 (2023), DOI: 10.1109/LED.2023.3294545），并成為EDL主編重點推薦和評委“亮點文章”（Editors’ Picks），微電子所先導(dǎo)中心博士生曹磊為該文章第一作者。殷華湘研究員、張青竹青年研究員為該文通訊作者。該項研究得到中國科學(xué)院戰(zhàn)略性先導(dǎo)專項（A類）、國家自然科學(xué)基金委等項目的支持。
（原文鏈接：https://ieeexplore.ieee.org/document/10180010）
圖（a）新型FishboneFET與TreeFET結(jié)構(gòu)的TEM結(jié)果，（b）堆疊SiGe/Si層中SiGe材料雙端刻蝕深度隨Ge含量變化趨勢，（c）100 nm柵長器件的Ids-Vgs特性@Vdsat=±0.9 V，（d）器件的DIBL效應(yīng)隨柵長變化關(guān)系，（e）Si NS和應(yīng)變SiGe nano-fin的能帶示意圖/n 隨著集成電路制造技術(shù)持續(xù)演進，堆疊納米片環(huán)柵場效應(yīng)晶體管（Stacked Nanosheets GAA FET）在3納米以下節(jié)點將替代傳統(tǒng)鰭型晶體管（FinFET），從而進一步推動半導(dǎo)體產(chǎn)業(yè)發(fā)展。但面對大規(guī)模制造的需求，GAA晶體管技術(shù)還需突破N型與P型器件工作電流（Ion）嚴(yán)重失配和閾值電壓（Vth）調(diào)控困難等關(guān)鍵挑戰(zhàn)，對納米片溝道材料以及高κ金屬柵材料提出了更多技術(shù)創(chuàng)新要求。因此，針對GAA晶體管進行器件結(jié)構(gòu)創(chuàng)新已成為未來邏輯器件工藝研究的重要方向。
近日，微電子所先導(dǎo)中心殷華湘研究員團隊基于主流GAA晶體管的制造工藝，在體硅襯底上通過調(diào)整SiGe/Si疊層外延中底部SiGe層的Ge含量，并在后柵溝道中采用納米級高選擇比SiGe層刻蝕技術(shù)，首次設(shè)計并制備出溝道結(jié)構(gòu)類似魚骨狀的GAA器件（FishboneFET）。由于在傳統(tǒng)堆疊Si納米片間引入額外的應(yīng)變SiGe nano-fin結(jié)構(gòu)，在相同的平面投影面積下大幅增加了GAA器件中的溝道導(dǎo)電面積并提升了P型器件的驅(qū)動性能。相比同類型的樹型（Tree-like）GAA器件（TreeFET），所設(shè)計的FishboneFET進一步改善了N型與P型器件的電學(xué)性能失配問題，并利用單一功函數(shù)金屬柵材料實現(xiàn)了面向CMOS器件的閾值調(diào)控，解決了FishboneFET晶體管在CMOS集成中的關(guān)鍵挑戰(zhàn)?；谏鲜鰟?chuàng)新技術(shù)，研究團隊在國際上首次研制成功兼容主流GAA器件工藝的CMOS FishboneFET和TreeFET器件，獲得高的N/PFET器件電流開關(guān)比，在單一功函數(shù)金屬柵下獲得更為平衡的N型與P型GAA器件驅(qū)動性能匹配，并發(fā)現(xiàn)N型TreeFET和FishboneFET在抑制短溝道器件的漏致勢壘降低（DIBL）效應(yīng)上更具優(yōu)勢，且TreeFET較FishboneFET具有更低的DIBL效應(yīng)。研究團隊提出了應(yīng)變SiGe nano-fin中的價帶補償理論，成功解釋了新結(jié)構(gòu)中的特殊電學(xué)效應(yīng)，為新型GAA晶體管導(dǎo)入高性能CMOS集成電路應(yīng)用建立了關(guān)鍵技術(shù)路徑。
該成果近日以“Investigation of Fabricated CMOS FishboneFETs and TreeFETs With Strained SiGe Nano-Fins on Bulk-Si Substrate”為題發(fā)表在國際微電子器件領(lǐng)域的高水平期刊《電氣和電子工程師協(xié)會電子器件快報》上（IEEE Electron Device Letters, Vol. 44, No. 9, 1396 (2023), DOI: 10.1109/LED.2023.3294545），并成為EDL主編重點推薦和評委“亮點文章”（Editors’ Picks），微電子所先導(dǎo)中心博士生曹磊為該文章第一作者。殷華湘研究員、張青竹青年研究員為該文通訊作者。該項研究得到中國科學(xué)院戰(zhàn)略性先導(dǎo)專項（A類）、國家自然科學(xué)基金委等項目的支持。

圖（a）新型FishboneFET與TreeFET結(jié)構(gòu)的TEM結(jié)果，（b）堆疊SiGe/Si層中SiGe材料雙端刻蝕深度隨Ge含量變化趨勢，（c）100 nm柵長器件的Ids-Vgs特性@Vdsat=±0.9 V，（d）器件的DIBL效應(yīng)隨柵長變化關(guān)系，（e）Si NS和應(yīng)變SiGe nano-fin的能帶示意圖