2025年2月16日至20日，IEEE國際固態(tài)電路會議（簡稱ISSCC）在美國加利福尼亞舊金山舉行。華南理工大學(xué)廣東省毫米波與太赫茲重點實驗室在此次會議上發(fā)表了題為“A Differential Series-Resonance CMOS VCO with Pole-Convergence Technique Achieving 202.1dBc/Hz FoMTA at 10MHz Offset”的研究論文，這是華南理工大學(xué)微電子學(xué)院首次在ISSCC發(fā)表論文。

成果簡介

該論文介紹了一種超低相位噪聲的差分串聯(lián)諧振振蕩器芯片。現(xiàn)階段產(chǎn)生低相位噪聲的振蕩器主流方案是多核振蕩器架構(gòu)，當(dāng)需要產(chǎn)生極低相位噪聲時，多核振蕩器的方案存在片上面積大、核間失配大以及供電網(wǎng)絡(luò)復(fù)雜的問題。另外一種能夠產(chǎn)生低相位噪聲方案則是串聯(lián)諧振振蕩器技術(shù)，但現(xiàn)存的方案占據(jù)片上面積仍然較大、調(diào)諧范圍仍然較窄，并且適用于純CMOS工藝實現(xiàn)的差分串聯(lián)諧振結(jié)構(gòu)尚未出現(xiàn)。針對上述問題，論文提出了一種基于純CMOS工藝實現(xiàn)的差分串聯(lián)諧振振蕩器結(jié)構(gòu)，該振蕩器在9.122GHz處輸出信號的相位噪聲為-152.89dBc/Hz@10MHz，品質(zhì)優(yōu)值FoMTA為202.13dBc/Hz@10MHz，核心面積僅為0.192mm2，能夠覆蓋7.762~9.122GHz的頻率范圍。所提出的振蕩器結(jié)構(gòu)在調(diào)諧范圍、核心面積以及品質(zhì)優(yōu)值上具有優(yōu)勢，是首個在純CMOS工藝上實現(xiàn)的差分串聯(lián)諧振振蕩器結(jié)構(gòu)。

該工作由薛泉教授、秦培副教授課題組完成，微電子學(xué)院博士研究生郭晉華為論文的第一作者，薛泉教授、秦培副教授為論文共同通訊作者。博士研究生郭晉華在會議的Frequency Synthesizers and Series-Resonance VCOs Session做論文報告。此研究項目得到了國家自然科學(xué)基金、廣東省自然科學(xué)基金的支持。

圖1：薛泉教授

圖2 博士生郭晉華與副教授秦培在會議現(xiàn)場

圖3：博士生郭晉華做現(xiàn)場匯報

會議簡介

國際固態(tài)電路會議（ISSCC）是世界學(xué)術(shù)界和工業(yè)界公認(rèn)的集成電路設(shè)計領(lǐng)域最高級別學(xué)術(shù)會議，自1953年以來已舉辦72年，每年2月均在美國舊金山召開；每年有200余項芯片實測成果入選，是學(xué)術(shù)界和國際芯片巨頭公司，例如：英特爾、三星、臺積電、AMD、IBM、高通、博通、ADI、TI、聯(lián)發(fā)科等展示最新頂尖芯片成果的平臺；歷史上入選ISSCC的成果代表著當(dāng)年度全球領(lǐng)先水平，展現(xiàn)出芯片技術(shù)和產(chǎn)業(yè)的發(fā)展趨勢，大量“芯片領(lǐng)域里程碑式發(fā)明”均在ISSCC首次披露。