8月26日-28日，第九屆中國系統級封裝大會在深圳（福田）會展中心盛大舉行。作為Chiplet&高端芯片設計和工藝全流程的封測制造方案商，銳杰微科技在本次展會上精彩亮相，首發(fā)3DIS?先進封裝平臺，全方位展示了其領先的技術實力與創(chuàng)新成果。

在設計創(chuàng)新與應用落地技術論壇上，集團CMO李衛(wèi)東先生發(fā)表了題為《面向晶上系統的先進封裝技術與創(chuàng)新應用》的主題演講，成為全場矚目的焦點。他指出，人工智能對算力和帶寬需求持續(xù)提升，傳統算力架構的逐級插損導致帶寬衰減、時延激增，低算力密度和能效比，難以滿足對更大模型探索和應用場景對空間和能耗的要求。因此，提升節(jié)點算力和互聯帶寬是降低訓練和推理成本的關鍵。晶上系統（Wafer-scale System）憑借晶圓級超異構封裝技術，為算力芯片設計帶來新的自由度，最大限度集成使能基于內存語義的格點級互聯在帶寬與時延、能效比、算力密度等關鍵指標上實現了10倍級性能突破，為算力芯片設計和桌面超算場景應用開辟了全新空間。

銳杰微科技發(fā)布的3DIS?先進封裝平臺包含三大工藝路徑解決方案：

* ISoWoS-S?基于2.5D硅基中介層工藝技術路線，支持2.0X reticle size，bumping size 20um(Min.)，pitch size 40um(Min.)，4 layer RDL，RDL L/S <1/1um；

* ISoWoS-LB?基于2.5D硅橋復合中介層工藝技術路線，bumping size 20um(Min.)，pitch size 40um(Min.)，4 layer RDL，RDL L/S <1/1um，橋接轉接板厚度60um，TMV尺寸200um；

* 3D-SoWoS?基于logic+mem3D堆疊的工藝技術路線，疊層4層，最大尺寸1.0X reticle size。

▲3DIS?先進封裝平臺示意圖

銳杰微3DIS?先進封裝平臺的發(fā)布，標志著國產先進封裝技術已具備從設計仿真、工藝全流程到規(guī)?；慨a的全棧能力，為AI算力爆發(fā)時代提供堅實的底層支撐。

▲直擊銳杰微展臺現場

展會現場，銳杰微科技重點展示了基于全流程的先進封裝解決方案和多款涵蓋3D、2.5D及大顆FCBGA的高端芯片代表性產品，亮點紛呈：“打通3D DPS+AB2工藝節(jié)點的智算芯片”、“首款打通RMT全流程，搭載HBM3全國產2.5D AI芯片”、“超大尺寸/大功率/高密度I/O MCM Chiplet超算芯片”、“首款2D光電合封1.6Tbps CPO光引擎芯片”等。同時，公司舉辦的“掃碼送好禮”活動反響熱烈，成功吸引了大量專業(yè)觀眾駐足。展臺區(qū)域人頭攢動，匯聚了新老客戶、核心供應鏈伙伴及行業(yè)媒體。銳杰微科技的銷售、先進封裝研究院及市場團隊與來訪嘉賓就兩大全流程Chiplet封裝解決方案及潛在項目合作，進行了深入交流與探討。

在展會備受矚目的“elexcon創(chuàng)新技術獎”年度評選中，銳杰微科技憑借其在Chiplet領域的卓越貢獻，榮膺“Chiplet技術突破貢獻獎”。

此次獲獎，不僅是對銳杰微科技在Chiplet先進封裝領域持續(xù)創(chuàng)新與領先實力的高度認可，更是國產Chiplet生態(tài)鏈崛起的重要里程碑。銳杰微科技將繼續(xù)深耕晶上系統與超異構封裝技術，以3DIS?平臺為基石，攜手產業(yè)鏈伙伴，共同突破算力瓶頸，賦能AI、超算等前沿應用，助力中國集成電路產業(yè)邁向更高峰，成為驅動未來算力時代的堅實基石。