2025全國大學(xué)生FPGA創(chuàng)新設(shè)計(jì)競賽
全國大學(xué)生嵌入式芯片與系統(tǒng)設(shè)計(jì)競賽是由中國電子教育學(xué)會(huì)主辦的全國性電子設(shè)計(jì)競賽,該賽事自2018年首次舉辦以來,已連續(xù)多年入選教育部《全國普通高校大學(xué)生競賽榜單》,包含“芯片應(yīng)用”、“芯片設(shè)計(jì)專項(xiàng)賽”和“FPGA創(chuàng)新設(shè)計(jì)專項(xiàng)賽”三大賽道。
本次大賽中,高云半導(dǎo)體作為杯賽企業(yè)協(xié)辦。為更好支持全國師生以賽促教、以賽促學(xué),在本屆FPGA創(chuàng)新設(shè)計(jì)大賽中,高云將提供 "Tang Mega 60K"、"J270"及"ACG525"三款板卡進(jìn)行借用的福利,并由高云大學(xué)計(jì)劃合作伙伴矽速科技、易思達(dá)科技及小梅哥FPGA提供全程技術(shù)支持與指導(dǎo),助力參賽高校和隊(duì)伍高效備賽、沖刺佳績!
點(diǎn)擊查看:2025全國大學(xué)生FPGA創(chuàng)新設(shè)計(jì)競賽暨高云杯賽題
開發(fā)板申請通道
通過下方二維碼或通過鏈接提交相關(guān)信息
https://www.gowinsemi.com.cn/university/boardapply/2025
注:1.每支隊(duì)伍僅能申請一塊開發(fā)板。
2.高云將根據(jù)隊(duì)伍的項(xiàng)目評審過后,在獲得參賽資格的隊(duì)伍中抽取并寄送。
3.抽中的隊(duì)伍將會(huì)通過郵箱通知。
4.報(bào)名截至日期為2025年9月14日。
開發(fā)平臺簡介
Tang Mega 60K
TangMega 60K開發(fā)板核心芯片為GW5AT-LV60PG484A,具有60K LUT4等效邏輯單元、2.6M bits BSRAM、PCIE 3.0硬核、DDR3存儲接口,最大支持4 Lane模式以及豐富的用戶接口。
資料鏈接:https://wiki.sipeed.com/hardware/zh/tang/tang-mega-60k/mega-60k.html
ACG525
ACG525開發(fā)板核心芯片為GW5A-LV15UG324,具有 25K LUT4等效邏輯單元、1008K bits BSRAM、28個(gè)DSP單元、2.5Gbps MIPI D-PHY硬核、DDR3存儲接口,最大支持4 Lane模式以及豐富的用戶接口。
資料鏈接:https://www.corecourse.cn/forum.php?mod=forumdisplay&fid=115
J270無線通信系統(tǒng)開發(fā)平臺
J270無線通信系統(tǒng)開發(fā)平臺基于軟件無線電架構(gòu),其數(shù)字基帶單元以高云GW2A55K FPGA為核心,射頻前端單元采用兩路通用ISM頻段范圍的射頻收發(fā)器,實(shí)現(xiàn)了高性價(jià)比、功能完備的軟件無線電平臺。該平臺支持全雙工通信,頻率范圍覆蓋中國、歐美等多個(gè)ISM無需許可頻段,支持AM/FM等模擬調(diào)制方式以及ASK/FSK/BPSK/QPSK等數(shù)字調(diào)制方式,配置兩路DAC,支持音頻、SD卡等多種外設(shè),支持千兆網(wǎng)口作為數(shù)據(jù)通信接口,既支持射頻信號的FPGA實(shí)時(shí)處理,也支持將信號送入PC機(jī)進(jìn)行射頻信號的實(shí)時(shí)信號分析、算法仿真與功能實(shí)現(xiàn)。
數(shù)字基帶單元采用高云GW2A55K FPGA,內(nèi)含邏輯單元54720個(gè),分布式靜態(tài)存儲器S-SRAM 106K,塊狀靜態(tài)隨機(jī)存儲器Block SRAM 2520K,乘法器(18*18) 40個(gè),PLLs 6個(gè),I/O Bank總數(shù) 8個(gè),對基帶信號進(jìn)行邏輯及應(yīng)用的實(shí)時(shí)處理,也可將信號送入PC端,進(jìn)行基帶信號的實(shí)時(shí)分析、算法仿真與功能實(shí)現(xiàn)。
該平臺提供兩路DAC,支持音頻、SD卡等多種外設(shè),支持千兆網(wǎng)口作為數(shù)據(jù)接口,支持射頻信號的FPGA實(shí)時(shí)處理;也可以將信號送入PC端,進(jìn)行射頻信號的實(shí)時(shí)分析、算法仿真與功能實(shí)現(xiàn)。該平臺包括1個(gè)千兆網(wǎng)口、1個(gè)AUDIO接口、1個(gè)USB接口、1個(gè)JTAG接口、1個(gè)COM接口、1個(gè)GPIO 接口、4個(gè)射頻接口、6個(gè)輸入輸出接口。