比利時(shí)微電子研究中心（imec）與根特大學(xué)近日宣布，在300毫米矽晶圓上成功外延生長(zhǎng)120層Si/SiGe疊層結(jié)構(gòu)，這一突破性成果為3D DRAM技術(shù)的發(fā)展奠定了重要基礎(chǔ)。相關(guān)研究成果已發(fā)表于《Journal of Applied Physics》期刊。

傳統(tǒng)DRAM制程在縮小至10奈米級(jí)以下時(shí)，面臨電容體積縮小、電荷保存困難及漏電問題加劇等挑戰(zhàn)，業(yè)界普遍認(rèn)為平面微縮技術(shù)已接近極限。為滿足人工智能（AI）與高效能運(yùn)算（HPC）對(duì)大容量存儲(chǔ)的迫切需求，業(yè)界開始轉(zhuǎn)向“垂直堆疊”技術(shù)，以提升存儲(chǔ)密度。這一概念與邏輯芯片的環(huán)繞閘極（GAA）技術(shù)類似，旨在通過3D結(jié)構(gòu)設(shè)計(jì)突破現(xiàn)有技術(shù)限制。

盡管高頻寬記憶體（HBM）常被稱為3D記憶體，但嚴(yán)格意義上，HBM屬于晶片堆疊式DRAM，即先制造多顆2D DRAM晶粒，再通過矽穿孔（TSV）互連組合，本質(zhì)上仍是2D結(jié)構(gòu)。真正的3D DRAM則類似于3D NAND Flash，即在單一晶片內(nèi)直接將記憶體單元沿Z軸方向垂直堆疊。

過去，由于矽與矽鍺（SiGe）晶格不匹配，層數(shù)過多時(shí)容易出現(xiàn)缺陷，難以突破數(shù)十層的瓶頸。此次imec團(tuán)隊(duì)通過在材料中加入碳元素，有效緩解了層間應(yīng)力，如同在層與層之間涂上了一層“隱形黏膠”，顯著提升了結(jié)構(gòu)的穩(wěn)定性。

imec團(tuán)隊(duì)指出，這一成果證明了3D DRAM材料層級(jí)的可行性。隨著應(yīng)力控制和制程最佳化技術(shù)的逐步成熟，未來(lái)3D DRAM有望像3D NAND一樣走向商用化，從而大幅提升AI與數(shù)據(jù)中心在容量和能效方面的表現(xiàn)。

值得一提的是，3D DRAM技術(shù)的發(fā)展不僅關(guān)乎存儲(chǔ)密度的提升，更將對(duì)整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈產(chǎn)生深遠(yuǎn)影響。隨著AI和HPC應(yīng)用的不斷擴(kuò)展，對(duì)高性能存儲(chǔ)的需求日益增長(zhǎng)，3D DRAM的商用化將為此提供強(qiáng)有力的支撐。imec與根特大學(xué)的這一突破，無(wú)疑為全球半導(dǎo)體行業(yè)注入了新的活力，預(yù)示著未來(lái)存儲(chǔ)技術(shù)的新篇章。