近日，中國科學(xué)院微電子研究所研究人員基于自主研發(fā)的垂直溝道技術(shù)，研發(fā)出優(yōu)于互補(bǔ)場效晶體管架構(gòu)（CFET）的單片集成互補(bǔ)垂直溝道晶體管結(jié)構(gòu)（CVFET）。

該架構(gòu)制造工藝采用與CMOS制造工藝兼容的雙側(cè)面技術(shù)，通過兩步外延工藝分別控制納米片溝道厚度和柵極長度，實(shí)現(xiàn)n型和p型納米片晶體管的上下堆疊和自對準(zhǔn)一體集成。CVFET具有如下電學(xué)特性：上下層器件亞閾值擺幅分別為69?mV/dec和72?mV/dec，漏致勢壘降低分別為12?mV/V和18?mV/V，電流開關(guān)比分別為3.1×106和5.4×106。CVFET的CMOS反相器可實(shí)現(xiàn)正常的信號相位反轉(zhuǎn)功能，在1.2?V電源電壓下，反相器增益為13?V/V；在0.8?V工作電壓下，高電平噪聲容限和低電平噪聲容限分別為0.343?V和0.245?V。

相關(guān)研究成果發(fā)表在IEEE Electron Device Letters上。研究工作得到國家自然科學(xué)基金和中國科學(xué)院戰(zhàn)略性先導(dǎo)專項(xiàng)（A類）等的支持。

(a) 單片集成CVFET器件架構(gòu)圖；?(b)單片集成CVFET器件的TEM截面圖和（c-f）EDX元素分布圖